

自作装置による CMOS 集積回路の設計・試作

[1] 設計




半導体工学シリーズ ⑦

半導体集積回路設計の基礎

西澤潤一編 江刺正喜著

培風館


1986年



DEC 社 LSI11 に接続したディスプレイ (ヤマハ社 SIT 使用) レイアウトエディタは Fortran で自作(プログラミングの勉強)



設計したレイアウトを出力するはフォトプリンタ






フォトプリンタで透明フィルムに出力したマスク原板

(江刺正喜 : 大学での LSI 製作と教育, 電子通信学会誌, 68, 1 (1985) 50-52)

(江刺正喜, 小松昭雄, 芦部稔, 大友雅彦 : カスタム LSI 設計・作製システムの試み (1) (システムの概要), (2) (設計環境), (3) (NMOS プロセスと評価), 昭和 58 年電子通信学会総合全国大会, 401-3 (1983))

(江刺正喜, 増田篤司, 松尾正之 : LSI 設計用 CAD システム, 電気関係学会東北支部連合大会, 2D-13 (1985))



$L_{eff} = L_M - 2\delta_L$ $W_{eff} = W_M - 2\delta_W$

パラメータ	値		単位
	nMOS	pMOS	
しきい値電圧 V_T	1.0	-1.2	V
実効移動度(実値) μ_{eff}	373	149	$cm^2/V \cdot sec$
基板効果定数 γ	1.4	0.41	$V^{1/2}$
チャネル長変調効果 λ	$L=5\mu m$	0.056	V^{-1}
	$L=10\mu m$	0.012	V^{-1}
ΔL	1.83	1.7	μm
ΔW	2.64	2.14	μm
ソースドレイン拡散長 λ_d	2.3	2.1	μm
ゲート酸化膜厚 t_{ox}	720	720	Å

CMOS用 SPICE シミュレーションパラメータ (実測値)
 (p-wellドーズ $8 \times 10^{15} atoms/cm^2$)

